WEST

End of Result Set

Generate Collection

L2: Entry 1 of 1

File: JPAB

Apr 4, 1987

PUB-NO: JP362073660A

DOCUMENT-IDENTIFIER: JP 62073660 A

TITLE: THIN-FILM TRANSISTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: April 4, 1987

INVENTOR - INFORMATION:

NAME

COUNTRY

SHINPO, MASAFUMI

ASSIGNEE - INFORMATION:

NAME

COUNTRY

SEIKO INSTR & ELECTRONICS LTD

APPL-NO: JP60212967

APPL-DATE: September 26, 1985

US-CL-CURRENT: 257/67; 438/158

INT-CL (IPC): HOIL 27/12; HOIL 29/78

ABSTRACT:

PURPOSE: To mount a beam-annealed TFT and a TFT not annealed by beams easily in a consolidated manner by forming a first high-resistance thin-film, a first low-resistance thin-film and a second low-resistance thin-film in a polycrystal or a single crystal having grain size larger than a second high- resistance thin-film and shaping a first gate electrode by the same conductive film as a second gate electrode.

CONSTITUTION: An amorphous or polycrystalline high-resistance semiconductor thin-film 2 is deposited on an insulating substrate 1, and a polycrystalline or single crystalline first semiconductor thin-film 10 having large grain size is formed through beam annealing. A low-resistance semiconductor thin-film 3 containing an impurity is deposited, the low-resistance thin-film 3 on a channel region in a TFT 1 is removed, and the low-resistance semiconductor thin-film 3 is crystallized through second beam annealing while the impurity is diffused into the first semiconductor thin-film 10. The surface is etched selectively, leaving first source and drain regions 11, 12 in the TFT 1 and the first semiconductor thin-film 10 between the regions 11, 12 and second source and drain regions 111, 112 in a TFT 2. A second semiconductor thin-film 4 and an insulating film 5 are deposited continuously.

COPYRIGHT: (C) 1987, JPO&Japio

⑩日本国特許庁(JP)

⑩特許出願公開

[®] 公 開 特 許 公 報 (A) 昭62 - 73660

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和62年(1987)4月4日

H 01 L 27/12 29/78 7514-5F 8422-5F

審査請求 未請求 発明の数 2 (全7百)

図発明の名称

薄膜トランジスタ装置とその製造方法

②特 願 昭60-212967

愛出 願 昭60(1985)9月26日

砂発明者 新保

雅文

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

⑪出 顋 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

邳代 理 人 弁理士 最 上 務

明 細 書

1. 発明の名称

薄膜トランジスタ装置とその製造方法

2 特許請求の範囲

(1) 絶線基板上に設けられた少なく共第1の薄膜 トランジスタと第2の薄膜トランジスタを有する 薄膜トランジスタ装置において、

第1の群膜トランジスタは、前記蒸板上に設けられた第1高抵抗半導体課題より成るチャンネル領域と、該領域に接し互いに機間した一導進型の第1低抵抗半導体課題より成るソース領域及びドレイン領域と、前記第1高抵抗半導体課題上に設けられた第1ゲート能録膜と、該絶録膜上に設けられた第1ゲート電源とから少なく共成り、

第2の疎膜トランジスタは、前記務板上に互い に離間して設けられた一導電型の第2低抵抗半導 体輝膜より成るソース領域及びドレイン領域と、 前記ソース及びドレイン領域に接する第2高抵抗 半導体得膜より成るチャンネル領域と、前記第2 高抵抗半導体得膜上に設けた第2ゲート絶縁解と、 該絶縁膜上に形成した第2ゲート遺骸とから少な く共成り、

前配第2高抵抗薄膜は非晶質もしくは多結晶であり、前記第1高抵抗薄膜、第1低抵抗薄膜、第 2低抵抗薄膜は前配第2高抵抗薄膜より粒径の大きい多結晶もしくは単結晶であり、

前配第1ゲート絶縁膜と同一の絶縁膜で形成され

前配第1ゲート電板は前記第2ゲート電板と向 一の導電膜で形成されていることを特徴とする群 膜トランジスタ装置。

(2) 前配第1ゲート配録膜は、前配第2高抵抗半 導体海膜と第2ゲート絶録膜と同時に形成された 2層膜である特許請求の範囲第1項配歓の海換ト ランジスタ装置。

(3) 前配第1高抵抗半導体群襲、第1低抵抗半導 体導膜、第2低抵抗半導体得膜は、非晶質もしく は多結晶半導体視膜をエネルギービームでアニー ルされたものである特許請求の範囲第1項または 第2項配載の薄膜トランジスタ装<mark>候。</mark>

(4) (a) 絶録 基板上に非晶質もしくは多結晶の高抵抗半導体 群膜を堆積し、エネルギービームで第1アニールをして粒径の大きい多結晶もしくは単結晶の第1半導体 準膜を形成する第1工程。

(b) 第1ソース領域及び第1ドレイン領域、また少なく共第2ソース領域及び第2ドレイン領域となる前記第1半導体薄膜の部分に一導電型不納物を選択的に添加する第2工程。

(c) 前記第1ソース領域と第1ドレイン領域及び該両領域にはさまれる前記第1半導体薄膜から成る第1チャンネル領域を含み前記第1半導体薄膜を島状領域として遵択的に残すと共に、前記第2ソース領域及び第2ドレイン領域として前記不純物が添加された第1半導体薄膜を分離しかつそれぞれ喪す第3工程。

(d) 非晶質もしくは多結晶で高抵抗の第2半導体薄膜を、連続して絶縁膜を堆積する第4工程。

(e) 前記島状領域上に第1ゲート電極を、前記

第2ソース領域及び第2ドレイン領域にはさまれた第2半導体薄膜上に第2ゲート関係を少なく共 形成する第5工程。

より少なく共成り、前記第1ソース領域と第1 ドレイン領域と第1チャンネル領域と第1ゲート 電極とから成り、前配絶繰膜及び第2半導体薄膜 をゲート絶級膜とする第1トランジスタと、前記 第2ソース領域と第2ドレイン領域と第2ゲート 電極とから成り、前記第2半導体薄膜をチャンネ ル領域とし前記絶線膜をゲート絶線膜とする第2 トランジスタを形成する薄膜トランジスタ装置の 製造方法。

(5) 前記第2工程が、前記第1半導体解膜上に一導電型低抵抗半導体薄膜を堆積する工程、少なく 共前記第1チャンネル領域上の前記低抵抗半導体 薄膜を選択的に除去する工程、エネルギービーム による第2アニールによつて前記低抵抗半導体 膜を大粒径化すると共に第1半導体薄膜内に一導 電型不純物を拡散させる工程より成る特許調求の 飯開第4項記載の薄膜トランジスタ装置の製造方

法。

(6) 前記第1アニールが第1ソース領域、第1チャンネル領域、第1ドレイン領域、第2ソース領域、第2ドレイン領域となるべき部分を少なく共合み、選択的に行なわれる特許請求の範囲第4項または第5項記載の薄膜トランジスタ装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、薄膜トランジスタ(TFT)接触、特に多結晶もしくは単結晶半導体薄膜をチャンネル領域をもつ第1のTFTと、より粒径の小さい 多結晶もしくは非晶質半導体薄膜をチャンネル領域にもつ第2のTFTの2種のTFTを有する装置と、その製造方法に関するものである。

(発明の概要)

第1のTFTのチャンネル領域、ソース及びドレイン領域、さらに第2のTFTのソース及びドレイン領域にピームアニールされた半海体摂換を

〔従来の技術〕

ピームアニールされた第1高抵抗半導体源膜10、 その上の第1低抵抗半導体薄膜からなる第1ソー ス領域11、第1ドレイン領域12、第1ゲート 絶疑膜15、その上の第1ゲート関係14から成 り、必要に応じ第1ソース配線31、第1ドレイ ン配額32が設けられる。ピームアニールの均一 性向上や不純物再拡散を防止するため、紋初に第 1 高抵抗糠膜 1 0 を形成することが設ましく、 T FT1のとの構造例が最適なものの1つである。 一方、TFT!と混敬しやすい構造のTFT2は 第2高抵抗半導体膜(a-Si膜)110上の第2 低抵抗薄膜である第2ソース領域111、第2ド レイン領域と、第2ゲート絶縁膜113、第2ゲ ート電振114から成る。一般に第2低抵抗海膜 をa‐Si 膜で形成すると抵抗は充分小さくない ので、その上に金属等の第2ソース電極121、 第2トレイン電板122が必要である。との構造 例では第1ゲート絶縁膜13と第2ゲート絶縁膜 1 1 3 、 第 1 及び 第 2 ソース 領域 1 1 、 1 1 1 と 第1及び第2ドレイン領域12、112、第1ゲ

〔発明が解決しようとする問題点〕

本発明は叙上の問題点に鑑みてなされ、その目的は、ビームアニールされたTFTとそうでないTFTを混成しやすいそれぞれの構造とその製造方法を提供することである。上記2種のTFTの特性が充分良好にすることを他の目的として有する。

[問題点を解決するための手段]

ート電板14と第2ゲート電板114はそれぞれ 同時に形成できる利点があるが、次の保な問題が ある。

(1) 第1高抵抗半導体解膜10と第2高抵抗半導体 体障膜110の厚みが異なるとき、同時に堆積で きないので堆積工程が増えると共化、マスク工程 が増える。

(2) 第2半導体薄膜110と第2ゲート絶縁膜 113を連続して堆積できないので、TFT2の 特性上問題がある。

電便とから成る。第2代高抵抗滞膜が非晶質もしくは多結晶であるのに対し、第1高抵抗滞膜、第1及び第2低抵抗滞膜はピームアニール等により第2高抵抗滞膜より粒径の大きい多結晶または単結晶になつている。また、第1ゲート絶縁膜は第2ゲート絶縁膜と同時に設けられた絶縁験と第2 高抵抗薄膜との2層膜から成り、第1ゲート電極と第2ゲート電極は同時に形成されている、

製造化かいては、絶縁落板上に高抵抗半導体 膜を堆構してピームアニールし第1半導体 が成し、一導電型不開物を選択的に が成し、一導電型不開物を選択的に が加して第1 ソース及びドレイン領域と第2ソース及びドレイ ン領域を設けて第1半導体 が膜を第1TFTの第 1ソース及びドレイン領域とチャンネル 領域と第 2TFTの第2ソース及びドレイン領域を 役式 で選択エッチする。 次に、第2高抵抗半導体 が に続い第2ゲート 電極を形成する。

(作用)

上記の様に第2TFTの第2ソース及びドレイ

ン領域には粒径の大きい多結晶または単結晶を用 いることができるので、直列抵抗の小さく良好な 特性が得られると共化、第2図のTFT2の如く 金属から成る第2ソース電極121。第2ドレイ ンは極122を第2ソース及びドレイン領域111、 112と同じ形状に設ける必要がない。第1高抵抗 半導体解膜とは独立に第2高抵抗半導体静膜を増 根できるため、各弾みは各TFTの放弃な館を選 ぶことができる。第2TFTの第2高抵抗凝膜と 第2ゲート絶録膜は連続して堆積できるため、両 者の界面の汚染や損傷に原因するしきい飢電圧や オン電流のバラッキを低く抑えることができる。 さらに、第1TFTの第1ゲート絶縁膜には第2 高抵抗半導体薄膜が付加されるが、一般には薄く て誘電率が大きくかつ領1高抵抗滞膜よりも数桁 以上抵抗率が高いため充分第1ゲート絶縁膜の一 部として使用できる。

(突施例)

以下に図面を用い本発明を辞述する。

a. 実施例1(第1図)

チャンネル領域110より粒径が大きい多結晶か 単結晶でピームアニール等で設けられる。第2チ ヤンネル領域110(第2高抵抗薄膜)は非晶質 または粒径の小さい多結晶から成る。第1ゲート 絶級膜13は第2高抵抗半導体薄膜35と第2ゲ ート絶縁膜113と同時に堆積された絶縁膜23 の2層膜から成る。第1及び第2ゲート電極14、 114は同時に金属膜等で形成されているが、必 要に応じTFT1の第1ソース配線31、第1ド レイン配級 5 2、 TFT 2 の第 2 ソース配扱151、 第2ドレイン配線132も設けられている。また**、** 第1及び第2ソース領域11、111中第1及び 第2ドレイン領域12、112はピームアニール された第1及び第2低抵抗半導体灘膜を用いるた めに抵抗が充分低く、必要に応じ金属等で設けら れた第1及び铒2ソース電框21、121や第1 及び第2ドレイン電板22、12.2は前配各領域 11、111、12、112 の一部に接触していれば よい。第2高抵抗半導体斡旋110、33は非常 **に海いことがTFT2の光特性及びTFT1のゲ**

新1図は本発明による第1TFT(TFT1) と第2TFT(TFT2)を混破したTFT装備 の断面構造例である。ガラス、石英、絶穀膜コー トレた半導体や導体基板等の絶縁基板1上にTF T1とTFT2の2種が将収されている。TFT 1は、務板1上に設けられた第1高抵抗半導体簿 腱から成る第1チャンオル領域とその両側に設け たp型またはn型の第1低抵抗半導体準膜から成 る第1ソース領域11、第1ドレイン領域12と、 第1チャンネル領域10上の第1ゲート絶縁膜13、 その上の第1ゲート電板14から成つている。T FT2は、基板1上に設けられ互に離開したP型 または n 型の第2低抵抗半導体薄膜による第2ソ ース領域111、第2ドレイン領域112と、両 領域に接する第2高抵抗半導体消膜による第2チ ヤンネル領域110と、その上の第2ゲート絶縁 膜113及び第2ゲート電極114から成る。第 1ソース及びドレイン鎖域11、12と第2ソー ス及びドレイン領域111、112は同導意型を 有しており、第1チャンネル領域10と共に第2

一ト電圧印加等の点で望ましく、例えば500Å以下の値が選ばれる。一方第1高抵抗半導体薄膜10はTFT1の必要特性と共にビームアニールされやすさからその厚みが選ばれ、例えば02~05月に選ばれる。第1及び第2高抵抗半導体薄膜10、110(53)の導電型や抵抗率は、TFT1及び2の所銀特性によって選ばれる。

b. 実施例 2 製造工程(第 3 図)

第3 図には本発明によるTドT装置の製造工程におった所面図を示す。第3 図は絶縁を仮り上に非品質または多結晶の高抵抗半導体消耗2 を組まれば単結晶の第1 半導体消耗2 には a - S i 膜や多結晶Si膜が主に用いられる。ビームアニールにはを示す。高抵抗半導体消耗2 には a - S i 膜や多結晶Si膜が主に用いられる。ビームアニールには、メAG、エキシマーレーザ、電子級、ランン、とーター等のエネルギービームが用いられ、第3 図 図の例では必要場所を選択的にアニールした例を示した。CWレーザや電子製等を用いる場合、選択アニールがスループット向上のために有効で

ある。第3図心は、不純物を含む低抵抗半導体源 膜3を堆積して、少なく共第1TFT(TFT!) のチャンネル領域上の低抵抗薄膜5を除去した状 態を示す。不純物としてはP、 As、Sb、B 等が 用いられ、低抵抗半導体強脚 5 化はa-Si 膜ま たは多結晶Si膜が用いられ、厚みは100~1000 Åである。第3図心は、第3図心の状態で再度ビ ームアニールして低抵抗半導体薄膜3を結晶化す ると共化不納物を用1半導体薄膜10内に拡散し、 さらに少なく共TFT1の第1ソース及びドレイ ン領域11、12とその間の第1半導体薄膜(チ ヤンネル領域) 10及びTFT2の第2ソース及 びドレイン領域111、112 を改して選択エツチ した状態を示す。再度のピームアニールは、低低 抗半導体解膜 5 が溶験しない様な低パワー、高走 査速度で行なりことが不細物の模方向再分布を大 きくしない上で望ましい。第3図個は、第2半導 体消膜 4 及び絶穀膜 5 を連続的に堆積した状態を 示寸。第2半導体解膜4化は例えばa-Si:H膜 等を100~500 Å の浮みで、絶縁膜 5 Kは例え

の厚みにプラズマCVD、光CVD等で堆積する。 第3図(e)は、TFT1及びTFT2の完成断面図 である。第5回心の状態から、必要部分例えば第 1ソース及びドレイン領域11、12や第2ソー ス及びドレイン領域111、112 化少なく共絶縁 №5Kコンタクト開刊を設け、Al等の金属域を 堆積、選択エッチして、第1ゲート電振14、第 2ゲート電極114、第1ソース及びドレイン配 繰る1、32、年2ソース及びドレイン配換131、 132を形成したものである。TFT1の纸1ゲ ート船級膜13は絶縁膜5(23)と第2半導体準 膜4(33)の2層で、TFT2の第2ゲート絶録 膜113は絶缺膜5でのみ形成される。本装置に 不要な第2半導体海膜4は、前記コンタクト開孔 時に除去できるし、または第3図(e)の状態後に第 1及び第2ゲート電板13、113等金属膜をマス クにしても徐去できる。

ばSiOx 膜またはSiNx膜を1000~3000 Å

本例以外に、ソース及びドレイン領域の形成に は不純物のイオン注入も利用できる。また第1半

導体滞脱10の抵抗率や導電型は、ビームアニール前または後のイオン注入によつても制御できる。 c. 実施例3(第4図)

第4図は、本TFT装備を液晶表示装置に適用 した場合の構造断面例を示す。ピームアニールさ れたTFT1は例えば袋示彫動の周辺回路に、8 -Si を用いたTFT2は各画業部のスイッチに 用いることができる。各画業電標はTFT2の第 2 ソース能候 1 2 1 として I T U 等の透明導電 膜で 容易に形成される。第2ソース及びドレイン領域 111、112 を形成後、第2半導体膜110、35 堆積前にITOを堆積、選択エッチして上記の第 2ソース遺極(哺素遺標)121、必要に応じ第 2 ドレイン電板122、年1ソース及びドレイン 電桶21、22を設けるととにより可能である。 本例では、不要な第2半導体種膜(110、53)は コンタクト開孔時または表面保護膜フ形成時に除 去できる。との例では、TFTIの第1ドレイン 配顧52とTFT2の第2ゲート電板114を接 梲した構造を示した。

d. 実施例 4 (第5図)

第5図は第4図と同様、画楽電板121を設けた例を示した。この例では、TFT1とTFT2の第1及び第2ドレイン領域12、112、第1及び第2ドレイン電機22、122、その配録32、132を連続させて接続させている。不安な第2半導体薄膜(110、33)は、コンタクト開孔時に除去した例である。

〔発明の効果〕

以上の様に本発明によれば、 a - Si を用いた 第2 T F T の (第2)ソース及びドレイン領域は 多結晶または単結晶 Si を用いるので、オン抵抗の 小さい良好な特性が得られると共に、 金属取傾の 位置に従来例 (第2 図)の様な制約がない。 その ため金属との反応のため T F T 特性が劣化 することが少ない 利点をもつ。 また、 ビーム アニールさ れた第1 T F T の (第1)ゲート 紀 映 段 の一部に 第2 高抵抗半 導体 神 段 の 減択エッチによる第1 高低 抗半 導体 神 段 次 過の 損傷をなくすことができると 共化、マスク工程数も減少できる利点がある。さらに第2高抵抗滑膜は非常に離いため、第2TFTの遮光も不要にできる。との様な利点を有しているため、本発明は周辺駆動回路を同一基板上に有したTFT液晶表示装置やイメージセンサ等a-SiTFTと高速TFTを混在するTFT装置に対適である。

以上に主に、第2TFTにa-Si を利用する 例を述べてきたが多結晶Siでもよい。またSi糠 腱を用いるだけでなく他の半導体消験を用いる場 合、また第1高抵抗半導体消酸と第2高抵抗半導 体消膜が異なる材料の場合にも適用される。


4 図面の簡単な説明

第1 図は本発明によるTFT装備の構造断面図、第2 図は従来技術によるTFT装備の断面図、第3 図(a)~(e) は本発明によるTFT装置の製造工程 順断面図、第4 図及び第5 図はそれぞれ本発明に よるTFT装置の応用例の断面図である。


1 … 静秋落板 10 … 第1高抵抗半導体群膜ま

以上


出版人 七13-電子工業株式会社 代理人并理士 殷 上 務





本党明による TFT 装置の構造断面図 第 / 図



従来のTFT構造的面図 第2回







本色明によるTFT袋裏の応用例の断面図 第 5 図